联发科 2 纳米芯片已完成流片，将于明年底量产
9 月 16 日，联发科宣布，公司首款采用台积电 2 纳米制程的旗舰系统单芯片（SoC）已成功完成设计流片，预计明年底进入量产。台积电的 2 纳米制程技术采用纳米片电晶体结构，与现有的 N3E 制程相比，逻辑密度增加 1.2 倍，相同功耗下性能提升 18% ，相同速度下功耗减少约 36%。
虽然台积电取得技术突破，但 2 纳米制程晶圆成本高昂，约 3 万美元一枚，这或影响厂商决策并传导至消费者。目前，高通和联发科新一代旗舰 SoC 主要采用台积电 3 纳米制程，随着 2 纳米工艺成熟，二者竞争将更激烈。根据 Counterpoint Research 报告，2025 年第一季度全球智能手机应用处理器市场中，联发科以 36% 的市场占比居首，高通占 28%，苹果占 17% 。（出自《每日经济新闻》）
.png)
